Menu

Jean-Michel KISTELA

Grenoble

En résumé

Pas de description

Entreprises

  • EASii IC - Ingenieur

    Grenoble 2004 - maintenant depuis 2005 : ST Microelectronics
    - projets Nomadik (SoC Plateforme multimedia pour systèmes mobiles -Smartphone/PDA/etc ...)
    STn8810 (130nm)
    réalisation d'ECO

    STn8815 (90nm)
    réécritures de contraintes de TA, synthèse P&R TA preuve formelle DRC LVS etc ... sur plusieurs blocs (l'accélérateur graphique, cache et son controleur, USB, etc ...)

    finalisation de l'insertion de scan au top level sur le cut A!
    Analyse de timing dans les modes de test au top level.

    simulation spice des interconnexions
    préparation de bonding diagrams


    STn8820 (65nm)
    mise en place des synthèses de l'accelerateur graphique fournit par ATI(AMD).
    Floorplaning/partitionning du top.

    divers taches annexes:
    essai comparatif sur une librairie SOI
    implémentation physique en vu d'évaluation de diffèrents accélérateurs graphique (PowerVR, Bitboys ...)
    Analyse de leakage
    reecriture d'une partie du flow de P&R

    synopsys DC/Physopt/Astro/ICC/Primetime/StarRCXT
    Cadence Conformal/Encounter
    Mentor Calibre
  • Elsys Design - Ingenieur

    Cachan 2000 - 2004 + Validation
    Participation à la validation de circuits basés sur la plate-forme OMAP (Texas Instruments), gestion des bases de données de vecteurs de tests.
    Validation d'un circuits basé sur un ARM9 (Europe Technologies), mise en place de l'environnement de simulations gate level, génération de vecteurs de tests, correction du RTL.
    + Simulation électrique
    Simulation spice, analyse de jitters sur un lien série haut débit (Tachys Technologies).
    Simulation spice, Eldo, et modification de la distribution d'horloges, validation électrique de points mémoires, calibrage d'outils de CAO, modification de layout full-custom d'un processeur de 30 millions de transistors en technologie 0,13µm (Bull).
    + Backend
    Réalisation des phases de synthèse physique, floorplanning, placement-routage, extraction, analyse de timing, vérifications LVS, DRC, ERC, ESD, antenna sur plusieurs blocs du processeur DVD STi5588 (ST microelectronics - DVD), sur le top et des blocs de deux circuits baseband GPRS à l'aide de Magma Blastfusion (Infineon technologies), sur les sous ensembles mémoires d'un DSP (Texas Instruments).

Formations

Réseau

Annuaire des membres :