Menu

Julien LELARGE

TOURNEFEUILLE

En résumé

Élève-ingénieur à Polytech'Paris-UPMC, spécialité Électronique & Informatique, je suis actuellement à la recherche d'un emploi dans la vérification ou la conception électronique numérique, dans la grande région parisienne.
(Disponibilité : mi-septembre 2012)

Compétences :
****************

• Hardware Description / Verification : VHDL, Verilog, SystemVerilog, méthodologie UVM
• Outils CAO électronique : MentorGraphics (ModelSim / Questa), Synopsys (Design Vision), Cadence (Layout Plus), SPICE,...
• Hardware : FPGA (Altera,...), microcontrôleurs (architecture ARM,...), analogique (RF, bruit,...)

——–

• OS : UNIX, Linux, Windows
• Autres langages : C, C++, Java, Assembleur (MIPS,...), scripts Bash, Ksh
• Divers : Langages web (textitHTML, CSS, PHP), Bases de données (MySQL)

——–

• Bureatique : LaTeX, suites Microsoft Office (dont VBA) et Open Office

——–

• Langues :

- > Anglais : Avancé (TOEIC 945 / 990)
- > Espagnol : bases

****************

Bien que ma formation soit plutôt orientée vers la conception de systèmes embarqués numériques (SoC, FPGA, ASIC), j'ai pu découvrir l'univers de la vérification lors de mon stage "ingénieur", et j'aimerais pouvoir poursuivre dans cette voie stimulante avec mon premier poste.

Mes compétences :
Aéronautique
Electronique
Électronique analogique
Electronique numérique
FPGA
HTML
Informatique
JAVA
Microcontroleur
MySQL
PHP
Php MySQL
Systèmes Embarqués
UVM
VHDL
VHDL FPGA

Entreprises

  • Airbus Operations SAS - Stage « ingénieur »

    2012 - maintenant Stage "ingénieur" au sein du département Avionics & Simulation Products :

    "Aide à la vérification fonctionnelle en SystemVerilog/UVM de circuits numériques complexes"

    -> Développement d’un générateur de fichiers « templates » type SystemVerilog/UVM pour la vérification fonctionnelle de composants ASIC/FPGA

    -> Mise en œuvre des templates (développement d’une IP de vérification RS-232 + support partiel d’un bridge AXI4 <-> RS-232)

    -> Evaluation d’un simulateur HDL alternatif (ALDEC Riveira-Pro), focalisée sur son support du langage SystemVerilog et de l’UVM

  • Thales Services SAS - Stage « technicien »

    2011 - 2011 Rataché à l'équipe Assets Lifecycle Management :

    -> Mise à jour des unités de production et de l’interface web associée (XHTML/CSS, PHP, SQL)

    -> Développement d’outils de documentation de requêtes SQL (VBA Excel) et de gestion des maintenances

  • Metalor Technologies SA - Technicien / Ouvrier

    2010 - 2010 Stage "ouvrier" de fin de première année de cycle ingénieur, réalisé au sein de la division Electrotechnics du groupe Metalor :

    -> Prise en main d'une machine de brasage par induction fonctionnant en mode dégradé

    -> Identification des problèmes récurrents en vue de la rédaction d'une documentation

    -> Formation sur la machine

  • Cabinet Gernez, géomètre-expert DPLG - Secrétariat (tâche principale)

    2005 - 2009 Travail d'été, différentes tâches ont été effectuées :

    -> Secrétariat
    -> Archivage
    -> Vérification de la comptabilité

    -> Relevés sur le terrain
    -> DAO (AutoCAD)

Formations

Réseau

Annuaire des membres :