logo
Menu

Massinissa BAHOUCHE

Boulogne-Billancourt

Electionsmunicipales 2026

RETROUVEZ GRATUITEMENTRésultat de la municipale à Bezons
Résultat de la municipale dans le Val-d'Oise

En résumé

Mes compétences :
Gestion de projet
ADS
Matlab
Electronique analogique/Numérique
Electronique embarquée
C/C++
FPGA
VHDL
Verilog
DSP
Microcontroleur
Linux
CEM
SystemVision
Bus CAN
CANalyzer
Mesures électronique
DDT2000

Entreprises

  • Alten - Ingénieur développement ADAS chez PSA

    Boulogne-Billancourt 2019 - maintenant -

  • Altran France - Responsable logiciels Chez Renault

    Vélizy-Villacoublay 2017 - 2019 Etant que responsable logiciel calculateur chez le client Renault, ci-dessous les tâches principales pour lesquelles j'ai participé :
    - Planification du développement des logiciels, et des maquettes
    - Gestion du développement des CdC logiciels et des environnements de tests
    - Gestion de résolution des faits techniques liés au développement des logiciels
    - Pilotage de la mise à disposition des logiciels calibrés
    - Capitalisation des livrables.

  • Assystem - Ingénieur Réseau automobile chez Renault

    Courbevoie 2014 - 2017 Service : Réseau Standard de Communication chez RENAULT
    • Suivi de développements des calculateurs moteurs.
    • Validation software et hardware in the loop.
    • Recherche et développement sur le CAN-FD et MATLAB.
    • Mesures analogiques sur calculateurs (respect des normes ISO).
    • Simulation de topologies CAN (SystemVision / Mentor Graphics).
    • Essai CEM sur Véhicule à Aubevoye.

  • CloudWave - Ingénieur FPGA

    2014 - 2014 L’entreprise vise à concevoir les solutions innovantes de stockage de haute performance,

    • Intégrations et validations de composants sur la carte Zynq7000.
    • Développement software pour microprocesseur A9,
    • Conception de modules électronique numérique en Verilog/VHDL.
    • Collaboration et Rédaction de spécifications avec l'équipe software.
    • En collaboration avec le chef de Projet, j’ai participé à toutes les étapes de conception de la carte FPGA.

  • UPMC - Mesures, Modélisation et Optimisation d'un recepteur optoélectronique RF

    Paris 2013 - 2013 Mesures, Modélisation et Optimisation d'un recepteur optoélectronique RF.
    Modélisation, simulation et routage du circuit imprimé.

Formations

  • Université Pierre Et Marie Curie Paris 6 (UPMC)

    Paris 2013 - 2014 MASTER 2

    ------ ENSEIGNEMENTS DE DEUXIÈME ANNÉE DU MASTER: ------
    CEM
    Communication sans fil
    Conception et programmation VHDL des systèmes embarqués
    Bases des techniques micro-ondes
    Systèmes Temps Réel
    Management de l'ingénierie

Réseau

Annuaire des membres :