2012 - maintenantEtude et implémentation d'architecture de mémoire non volatile à base d'une technologie émergente (MRAM): technologie adoptée est le FDSOI 28nm (Design Kit de STMicroelectronics)
Mes responsabilités sont:
• Développement d'un model en Verilog-A d'un dispositif magnétique à anisotropie perpendiculaire
• Conception et validation IPs basés sur la non volatilité des datas.
• Design et vérification (DRC/LVS)
Connaissances :
• Verilog-A
• Calibre (Mentor Graphics) pour le DRC/LVS
• QRC (Cadence) pour l’extraction des parasites
STMicroelectronics
- Digital Designer
2011 - 2011Ingénieur Design Numérique au sein de l’équipe
Mes responsabilités sont :
• Implémentation en VHDL des améliorations apportées aux IPs embarqués dans des Soc à base de Microprocesseur ARM-Cortex M3 et M4.
• Implémentation de test d’intégration en C /C embarqué.
• Simulation et analyse fonctionnelle NCSIM/SimVision.
• Synthèse.
Connaissances :
• VHDL
• Programmation C
STMicroelectronics
- Analog Designer - mémoire non volatile
2007 - 2011Ingénieur Design Analogique au sein de l'équipe Standard cells Anti fuse.
Mes responsabilités sont :
• Conception d’un VCO en anneau commandé par une source de courant pour générer un signal d'horloge à différentes fréquences : étude et redimensionnement des transistors afin d’assurer un fonctionnement dans une gamme de fréquence spécifique et sous différents corners.
• Réalisation d’un circuit de polarisation qui produit différentes valeurs de tension selon le mode de fonctionnement désiré: objectif: polariser la cellule mémoire non volatile.
• Conception d’un boundary scan embarqué dans un test chip permettant de tester la fiabilité des Ios utilisés composant le ring extérieur.
• Conception d’un commutateur analogique à haute tension, en technologie 45nm, basculant entre une alimentation interne et externe de programmation.
• Réalisation de test chip (cmos065/cmos045/cmos032) pour valider le bon fonctionnement des mémoires non volatiles à base d’anti fusible.
Connaissances :
• Caractérisation électrique avec des outils de Mentor graphic et cadence
• Schémas électriques et masques de dessins pour une technologie spécifique
