Menu

Rémondeau JEAN-MARC

New York

En résumé

Mes compétences :
Architecte
Architecture
ASIC
Conseil
DSP
dynamique
Electronique
FPGA
Innovation
Optimisation
Performance
Support
Vente
Verilog
VHDL
Xilinx

Entreprises

  • ARROW electronics - Ingénieur d'application FPGA

    New York 2011 - maintenant Ingénieur d'application FPGA

  • Jean-Marc Rémondeau - Expert Conseil composants programmables

    2009 - 2011 Expert Conseil en Conception FPGA
    Spécialiste en architecture reconfigurable, DSP optimisée pour FPGA
    Spécialiste en design haute performance, basse consommation.

    - Aide à l'optimisation du code de développement en VHDL
    - Conseils & techniques pour bien utiliser les ressources du composant
    - Conseils & techniques pour optimiser la vitesse dans le FPGA

    Exemple d'étude :
    - Optimisation d'un calculateur arithmétique flottante à faible latence , sur FPGA XILINX VIrtex6

    - Étude et développement d'un DDC multivoies sur Virtex5

  • XILINX - Strategic application Engineer

    San Jose 1995 - 2008 Expert Conseil en Conception FPGA
    - Architecture reconfigurable,
    - Architecture DSP optimisée pour FPGA
    - Design haute performance, basse consommation.

    - Travaille en équipe avec les clients, les vendeurs et les partenaires
    - Écoute et Compréhension des besoins techniques des clients
    - Analyse de l’interaction entre Algorithme et Architecture
    - Présentations des solutions techniques aux clients
    - Conseil et validation du choix des composants et estimation des coûts
    - Communication des informations relatives à ces composants
    - Formation aux outils permettant de les programmer.
    - Aide à l'optimisation et à la fiabilité du code de développement
    - Conseils & techniques pour bien utiliser les ressources du composant
    - Conseils & techniques pour optimiser la vitesse de l'application

    Parmi les Projets :

    - Développement d'une machine SIMD :
    Opérateurs se reconfigurant dynamiquement.

    - Application Télécom : Réduction de la consommation des FPGA de 40%.
    Conception haut niveau (fonctionnel) jusqu'au plus bas niveau
    Partitionnement et placement-routage sur la partie opérative.

    - Traitement du signal : Développement de filtres reconfigurables

    - Conception d'un calculateur FFT embarqué haute vitesse :
    publication et présentation à DSP world expo ICSPAT (Orlando, 1999)
    Calculateur basé sur une architecture pipeline massivement parallèle.

  • Synaptel - Ingénieur conception électronique

    1994 - 1995 Conception d'un simulateur temps réel de réseau G703, intégrant un microcontrôleur et 4 FPGAs.

  • PALEKTRON - Chef de projet électronique

    1989 - 1992 Conception et réalisation d'écrans géants à matrices LED, à base de FPGA, et microprocesseurs.

  • SODALEC - Technicien en électronique

    Pacé 1985 - 1989 Conception de régulateur analogique (filtrage , asservissement)
    Développement de logiciels sur PC

Formations

Réseau

Annuaire des membres :