Menu

Stéphanie JACOB

CACHAN

Electionsmunicipales 2026

RETROUVEZ GRATUITEMENTRésultat municipales à Cachan
Résultat municipales dans le Val-de-Marne

En résumé

Mes compétences :
VHDL
C
Verilog
FPGA

Le résumé de ce profil est encore très bref.

Vous pouvez aider Stéphanie à mieux valoriser son parcours en lui suggérant d'ajouter quelques détails supplémentaires.



Vous pouvez lui suggérer d'en écrire plus en lui envoyant un message. Pour cela ajoutez d'abord Stéphanie à vos contacts.

Entreprises

  • MGI Digital Graphic Technology - Ingénieur FPGA

    2012 - maintenant

  • Adeneo - Ingénieur FPGA et logiciel embarqué

    2007 - 2012 * Développement intégral FPGA ROUTER Cyclone III carte UCG3 pour SAGEM Défense Sécurité (4 mois ½))
    - Routage des liens Video Cameralinks (liens LVDS)
    - Gestion Interface Flash
    - Programmation FPGA TI via une interface FPP (Fast Passive Parallel)
    - Gestion des signaux de synchro de la carte
    - Développement en langage C du Software NIOS

    * Vérification Physique FPGA BUECH Calculateur P20 V2 pour Thales Avionics (1 mois) (Projet DO254)
    - Développement en C des scripts et tests physiques sur carte (Bus ARINC et Watchdog)

    * V&V FPGA Generic Bridge pour SAGEM DS (3 mois) (Projet DO254)
    - Revue de code, Ecriture du Testbench et des Scénarii, Simulation RTL avec couverture de code

    * Projet Banc serrures pour Renault (2 mois )
    - Analyse et rédaction de spécifications techniques détaillées
    - Développement d’un prototype de logiciel applicatif embarqué de contrôle du banc.(En langage C temps réel pour PIC18F4580)
    - Développement des scripts de contrôle (sous Docklight)
    - Tests et validation sur carte

    * Développement FPGA Bridge Lattice du module Phycore pour carte RBCU pour SAGEM DSE (1 mois)

    * Intégration FPGA Xilinx VIRTEX-5 carte Synchro_LAR pour Thales Air Systems (3 mois ½)
    - Développement des scripts de tests.(Interfaces VME, ADC, liens VXS, Optiques, ZBT, SPI, bus de commande, liens SHARC)
    - Test physique sur carte
    - Utilisation du Chipscope pour le debuggage du FPGA

    * MTU Aero Engines (6 ½ mois)
    - Revues et mise à jour de spécifications et de design sous Doors
    - Revues de code C pour l’A400M et Tests Unitaires

    * AT Sagem Défense Sécurité à Argenteuil (1 an)
    Projet MATIS caméra Infra-Rouge
    - FPGA Lattice LPXP6C sur la carte de proximité gérant le flux vidéo du détecteur infrarouge SCORPIO
    ° Analyse de l’existant et refonte de l’architecture pour s’adapter aux nouveaux besoins
    ° Création de l’environnement de simulation et rédaction des documents de design et de validation
    ° Intégration et validation sur carte
    - Développement de modules pour le FPGA Xilinx Virtex-5 sur la carte de traitements vidéo
    ° Moteur d’incrustation d’images
    ° Générateur de synchros générique
    - Développement d’un FPGA de test Altera Cyclone III pour dérisquer le routage de la nouvelle carte

    * Projet Calculateur P20 carte CPU pour Thales Avionics (4 mois)
    - Spécifications et Design en VHDL du PLD CPU ACTEL ProAsic3 (composant simple DO254 niveau A)
    - Spécifications et Design en VHDL du PLD Monitoring ACTEL ProAsic3 (composant simple DO254 niveau A)

    * Projet Local Control Loop pour Hispano-Suiza (1 mois 1/2)
    - Conception et codage du FPGA réalisant l’interface entre un processeur de la carte Phytec et différents périphériques de la carte LCL (FPGA Bridge, MRAM, NVRAM, interface MPC5554)


    Pour l’ensemble des projets en forfait, un codage en VHDL du testbench et des modèles d’environnement sont réalisés pour les simulations RTL et PPR sous Modelsim avant implémentation.

  • E-Blink - Ingénieur en Informatique industrielle

    2006 - 2007 Réalisation du logiciel embarqué et du logiciel de pilotage pour un produit innovant destiné à faciliter le déploiement des réseaux de téléphonie mobile.

    ***** Développement du noyau en C pour le PIC18F6722 *****
    • Programmation de synthétiseurs de fréquences à commande numérique
    • Asservissement de la puissance de sortie (CAG)
    • Gestion de la communication RS232, de l’EEPROM et du convertisseur analogique-numérique
    • Pilotage d’un MCPA (amplificateur de puissance multi-porteuses) via un bus I²C
    ***** Développement d’IP en VHDL *****
    • Fabrication de trames de communication et méthode de synchronisation
    ***** Réalisation d’IHM pour la configuration et la supervision du produit *****
    • IHM avec LABView
    • IHM web : serveur embarqué dans le PIC pour la supervision via Internet

  • LISIF - Stagiaire recherche

    BELFORT Cedex 2005 - 2005 Etude et réalisation de la partie démodulation d’un récepteur GSM en VHDL avec pour objectif implémentation sur un FPGA

  • Studios Puce Muse - Stagiaire Technicienne en électronique

    2003 - 2003 Réalisation et maintenance d’instruments de musique électroniques MIDI novateurs

Formations

Réseau

Annuaire des membres :