Yannick KERLÉGUER

En résumé

Entreprises

• STMicroelectronics - Designer HW

  2012 - maintenant - Concevoir des capteurs d’images CMOS innovants destinés à des applications existantes ou nouvelles (Environnement de conception Cadence VirtuosoXL)
  --> 11 circuits prototypes conçus dans 4 nœuds technologiques différents
  --> 100% testables et fonctionnels à l’issue de la première commande
  - Collaborer avec 8 équipes différentes pendant la conception (procédés technologiques, test, modèles, CAO, commande de masks, division client, etc)
  - Extraire les données nécessaires du design pour commander 2 cartes de test
  - Assurer le support des circuits avec les équipes de test et de caractérisation
  - Participer à des programmes de recherche avancée avec le CEA/LETI
  - Faire de la veille technologique (publications IEEE, brevets, blogs, etc)
  - Marchés adressés : smartphones, automobile, appareils photos, industrie
  

• STMicroelectronics - Auditeur interne / Interface qualité

  2011 - maintenant - Suivi qualité des produits de mon équipe,
  - Participation à au moins 3 audits internes « norme ISO TS » chaque année pour assurer la politique d’amélioration continue de la compagnie et conserver l’agrémentation.
  

• STMicroelectronics - Chef de projet R&D en CAO

  2009 - 2012 - Développer des PDKs (Physical Design Kits) : projets pilotes offrant des solutions CAO innovantes
  --> Award reçu pour une solution CAO destinée à vérifier physiquement l’empilement de circuits intégrés,
  - Elaborer le cahier des charges avec le client
  - Planifier et suivre l'avancement du projet
  - Participer au choix techniques
  - Coordonner une équipe d’ingénieurs (5 à 10 personnes) dans un environnement multi-site et multiculturel (Tunisie, Italie),
  --> Objectifs focalisés sur les délais et les performances,
  --> 100% des 4 projets réalisés livrés dans les temps et sans bug
  - Assurer l’interface client avant, pendant et après la réalisation du projet,
  - Encadrer un stagiaire ingénieur pendant son projet de fin d’études
  --> Stagiaire choisi par ST pour un VIE à l’issu son stage
  

• STMicroelectronics - Stage de Fin d'études

  2006 - 2006 - Automatisation du flot de validation des "Process Design Kit" (PDKs) : lancement automatique de toutes les étapes du flot de design analog au travers d'une interface.
  - Dessin de structures de test représentatives de l'ensemble des éléments de circuits à valider (résistances, capacités, transistors, diodes, ...)
  - Outil codé en langage Tcl/Tk, Skill (propriétaire Cadence) et Shell.
  

• STMicroelectronics - Ingénieur R&D CAO

  2006 - 2009 - Faire le lien entre les outils de CAO, la conception et les procédés physiques,
  - Développer des outils de vérification (LVS) en SVRF/TVF, d’extraction d’éléments parasites (RLCK) et de simulation finale des circuits
  --> 8 différents nœuds technologiques supportés (du 35um au 40nm)
  - Concevoir des structures de tests pour chaque nœud technologique,
  - Interfacer avec 3 vendeurs de CAO (Cadence, Mentor et Synopsys),
  - Scripts d’automatisation en Tcl/Tk, Shell et Skill (Langage propriétaire Cadence) pour le développement et la validation de nos solutions,
  - Encadrement technique de 3 nouveaux arrivants et 2 stagiaires.
  

• GIPSA-lab (anciennement ICP) - Stage de 2nd année

  2005 - 2005 Contexte du projet : orientation d'une caméra grâce à une géolocalisation sonore
  Réalisation du stage :
  - Acquisition d'un signal audio à partir de plusieurs micros,
  - Echantillonnage du signal,
  - Corrélation des signaux échantillonnés pour déterminer les coordonnées spatiales de la source sonore.

Formations

• Kungliga Tekniska Högskolan (Institut Royal De Technologie) (Stockholm)

  Stockholm 2005 - 2005

• Institut National Polytechnique

  Grenoble 2003 - 2006 Microelectronique analogique
  
  Cours pris dans les domaines suivant :
  - Physique des semi-conducteurs
  - Design analogue
  - Design digital
  - HF
  - DSP
  - Programmation (Java, C)
  
  Projet de spécialisation (Design analog):
  - Conception d'un filtre passe-bande à fréquence centrale variable à base de trans-conductance capacitive.
  - Design Schema/Layout ,simulation et validation physique.

• Lycée Champollion

  Grenoble 2001 - 2003

• Lycée Alain Borne

  Montelimar 1998 - 2001 Scientifique

Réseau

• Bettina REBAUD

• Cédric GOUY-PAILLER

• Delphine MARATIER

• Gael DRUAIS

• Julie VOLLAND GONIN

• Juliette DELAGE

• Laurent DUGOUJON

• Mohamed SOLI

• Pauline TEILLAC-DESCHAMPS

• Sarah CHÊNE (WASERHOLE)