Menu

Benoît PAYET

GRENOBLE

En résumé

Conception de circuits intégrés en CMOS/SOI 130nm, pour des applications RF millimétriques à 60GHz.
Design de VCOs à 60 GHz

Mes compétences :
CMOS
Conception
conception analogique
Microélectronique
Volley ball
VTT

Entreprises

  • CEA-Léti - Ingénieur de recherche / Doctorant

    GRENOBLE maintenant

  • CEA-Léti - Ingénieur de recherche / Doctorant

    GRENOBLE 2003 - 2007 Le CEA est un établissement de recherche français. Il a vocation à faciliter le transfert de technologies innovantes vers l'industrie.

    Au sein du laboratoire de conception et d'architectures RF (LACR), j'étais en charge de la conception de circuits intégrés dans la bande V (50-75GHz) en CMOS/SOI. Mon travail s'est déroulé en plusieurs phases:

    • simulations électromagnétiques et modélisation des passifs
    -Modélisation du substrat SOI sous Momentum (Modèle de Heinrich)
    -Inductance de 50pH avec Q=20 à 60GHz, lignes coplanaires avec alpha<0,5
    -Varactor de 80-250fF avec Q≈10 à 60GHz
    • Evaluation des performances de la technologie CMOS/SOI 130nm pour les applications à très haute fréquence.
    -Ft=76;Fmax=70GHz à géométrie minimale
    -Nouvelle architecture permettant de surmonter ce handicap : le gyrateur avec inductance de dégénérescence sur la grille
    • Conception, simulation, layout et test de VCOs
    -Oscillation de 52 à 61 GHz (tuning range 15%)
    -Consommation autour de 5mA sous 1,2V
    -Puissance de sortie 10dBm sur 50 ohms;
    -Bruit de phase de -115dBc/Hz à 10MHz de la porteuse

    Cette expérience m'a permis de développer ou de consolider mes compétences sur les outils Cadence, Eldo, Virtuoso, ADS, Momentum, Matlab.

Formations

  • Université Grenoble 1 Joseph Fourier

    Grenoble 2002 - 2003 Microélectronique

  • Institut National Polytechnique (St Martin D'Heres)

    St Martin D'Heres 1999 - 2002 Telecoms ENSERG-ENSIMAG

  • Lycée Champollion (Grenoble)

    Grenoble 1996 - 1999 MPSI/PSI

Réseau

Annuaire des membres :