logo
Menu

Virgile JAVERLIAC

GRENOBLE

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à GrenobleLe résultat du brevet à Grenoble Le résultat du BTS à Grenoble

En résumé

Virgile n'a pas encore ajouté de résumé à son profil.

Vous pouvez lui suggérer d'en écrire un en lui envoyant un message. Pour cela ajoutez d'abord Virgile à vos contacts.

Entreprises

  • ARM - Grenoble/France - Technical Leader - Ingénieur design R&D Senior

    2008 - 2009 En charge de la définition et de la conception d'un démonstrateurs a base de Cores ARM (technologies Bulk, SOI)
    Micro architectures pour SRAM/Physical Design (Clockgen, DLL)
    Conception de blocs analogiques (VCO pour Cortex M0-M3, Bandgap, LDO)
    Developpement d'outils logiciels EDA

  • Start Up Crocus Technology - Sunnyvale/USA - Ingénieur design mémoire

    2006 - 2008 Conception de démonstrateurs/produits
    Management d'un projet R&D sur les mémoires CAM
    Etudes et conception de mémoires MRAM (Thermiques/STT)
    Conception de blocs analogiques et mixtes (Régulateurs, capteurs thermiques, SA)
    Interface technologique

  • CEA-LETI-Spintec - Grenoble/France - Ingénieur design R&D / PhD

    2003 - 2006 Conception d'un démonstrateur mixant la technologie magnétiques et CMOS
    Conception d'IP physiques (LUT, couche phy LVDS) / MRAM-Based FPGA
    Developpement de modeles de la cellule MRAM
    Encadrement de stages de PFE
    Technologie et dispositifs magnétiques

  • EADS-Astrium - Paris/France - Ingénieur design ASIC-FPGA / stage

    2002 - 2002 Conception et intégration d'IP RTL durcies : Bridge AMBA/PCI, FPU
    Leon Processor-Based SOC
    Developpment de driver (assembleur SPARC)
    Collaboration avec l'ESA

  • Hommel Somicronic - Lyon/France - Ingénieur design PCB / stage

    2001 - 2001 Etude et conception d’une carte de gestion d’axes moteur (pas à pas ou DC) en boucle ouverte ou fermée s’insérant dans l’unité centrale existante. Application automobile.

Formations

Réseau

Annuaire des membres :