Menu

Emmanuel EGO

Colombes

En résumé

* Conception de circuits mixtes (Circuits Intégrés de gestion de puissance): contrôle de ressources d’alimentation (LDO – DCDC), contrôle de convertisseur A/D, contrôleur de compteur de Coulomb
* Conception de circuits intégrés numériques : Spécifications – Circuiterie à fréquences élevées et faible consommation – Interfaces numériques – Contrôleur de mémoires (EEPROM – EDRAM) – Contrôleur d’interruption – GPIO – Programmation d’EEPROM pour calibration analogique
* Flow de conception ASIC: description RTL (codage VHDL) – Simulation – Synthèse logique – Analyse de performance (STA et consommation de puissance) – Simulation de netlist (Verilog)
* Estimation et optimisation de la puissance consommée dans les circuits numériques
* DFT (Design pour le Test): Test fonctionnel analogique et numérique – Insertion des chaines de SCAN– ATPG – Génération et simulation des vecteurs de test
* Conception et architecture de processeurs de traitement de signal (DSP) et de microcontrôleurs

Entreprises

  • Thales Communications - Responsable de Développement ASIC et FPGA

    Colombes 2015 - maintenant Responsable de projet - Conception d'ASIC de sécurité

  • CORTUS - Ingénieur Senior en Conception Numérique

    2014 - 2015 Conception et vérification d'IP's pour systèmes embarqués architecturés autour de processeurs 32-bits.
    Synthèse ASIC et FPGA

  • Texas Instruments - Ingenieur Senior de Conception de Circuits Integres

    Villeneuve-Loubet 2007 - 2013 Responsable de la conception du contrôle numérique de circuits intégrés (TI-TWL6035 – TI-TWL6036 et circuits clients) de gestion de puissance pour les processeurs d’applications mobiles telles que tablettes, GPS, Smart Phones, consoles de jeux

    Responsable de la spécification, de la conception et déploiement du test d’un circuit Multi-Chip (MCM) comprenant un circuit de gestion d’alimentation couplé à un chargeur sans fil et un microcontrôleur TI-MSP430 embarquant une mémoire FRAM

    Responsable du Test du module numérique intégré dans des circuits mixtes Audio et de Gestion de Puissance (TI-TWL503x et circuits clients) pour des processeurs embarqués dans des applications mobiles et faible consommation pour des produits grand public (tablettes, GPS, Smart Phones, consoles de jeux….)

  • Texas Instruments - Ingénieur Concepteur de Systèmes sur Puce complexes

    Villeneuve-Loubet 2001 - 2007 Responsable d’estimer, d’optimiser et de réduire la puissance consommée dans les processeurs (en technologie CMOS 130 nm jusqu’à 65 nm) d’application pour les Smart Phones.

    Ingénieur Concepteur de Systèmes sur Puce complexes:
    * Spécification, conception RTL, validation et synthèse logique de périphériques pour processeurs
    * Etude et rédaction de la spécification fonctionnelle d’un contrôleur de mémoire dual port eDRAM
    * Placement des portes logiques, mémoires et modules physiques, étude IR-Drop et optimisation de vitesse d’un processeur (TI-OMAP17xx) pour les applications portables et sans fil

  • Texas Instruments - Concepteur de circuits numériques

    Villeneuve-Loubet 1994 - 2001 * Spécification, description RTL (VHDL), simulation, synthèse logique, simulation RTL et de netlist des modules numériques intégrés dans le cœur DSP TI-C55x (Lead3).
    * Optimisation et réduction de la puissance dans le DSP – Estimation et optimisation de l’IR-Drop

    * Conception d’une PLL Analogique et Programmable par processeur (conception analogique et simulation au niveau transistor, conception numérique et simulation mixte mode) intégrée dans des plateformes pour téléphones GSM et produits catalogue DSP (famille TI-C54x DSP )

  • ISEN Recherche - Ingenieur support en micro electronique

    1993 - 1994 Responsable pour l’organisation et la formation d’ingénieur en conception numérique sur FPGA.

Formations

Pas de formation renseignée

Réseau

Annuaire des membres :