2004 - 2010-> Participation au développement d'IPs dans le cadre des normes PCI Express GEN1/GEN2/GEN3 et USB2/3 :
• Architecture, Spécification ;
• Description RTL en VHDL, Validation fonctionnelle (outil Cadence : NCSIM);
• Synthèse (outil Synopsys : DC) ;
• Validation hardware ;
• Support client ;
• Passage d’homologation (Taïwan, Etat Unis).
-> Chef de projet janvier 2008 :
• Management d’une équipe de 3 personnes ;
• Création des plannings, dispatche des tâches, vérification de la qualité du travail ;
• Veille au respect des plannings.
HITACHI
- Design Engineer
Antony2003 - 2004ingénieur de développement numérique dans le cadre de la réalisation d’un ASIC mixte pour le projet BIOVOLUME (siège intelligent : adaptation de la réponse de l’airbag en cas de choc frontal en fonction de la morphologie et de la position de la personne sur le siège).
• Création de la documentation technique (la partie numérique) des fonctionnalités du produit ;
• Réalisation de bancs de test auto-testant en VHDL pour vérifier les modules RTL de l’ASIC (simulation sous ModelSIM) ;
• En charge de faire vivre (simulation, synthèse débug) une version béta du code implanté sur FPGA Actel qui avait pour but de valider le comportement de la partie analogique de l’ASIC.
ATCOM
- Ingénieur de développement
Calgary2002 - 2002J’ai développé un système de codage / décodage Manchester ainsi qu’une boucle à verrouillage de phase en réseaux logiques pour des systèmes de communication radio.
