2005 à aujourd'hui - Ingénieur Electronique, IXSEA
2002 à 2004 - Ingénieur Electronique, IXSPACE
Mes compétences :
ASIC
FPGA
Sonar
spatial
Entreprises
IXSEA
- Project Leader - Ingénieur Electronique
2005 - maintenantIngénieur R&D à dominante électronique Numérique
Activités :
- Pilotage de Projets Techniques Pluridisciplinaires et en multi-sites
- Industrialisation de Nouveaux Produit
- Conception d'Architectures électronique
- Multiples Développements sur FPGA
- Multiples Réalisations de Cartes Electroniques : numérique, analogique ...
- Conception, Développement,Intégration d'un Sonar à Antenne Synthétique
- Intégration Système Multi-Capteurs
- Conception, Développement,Intégration d'une famille de Magnétomètre Marins
IXSPACE
- Ingénieur Electronique R & D
2002 - 2004Développement de la famille Européenne de Gyroscope à Fibre Optique Haute Performance pour les programmes spatiaux Pléïades, Planck, Galiléo, Aéolus ...etc - Projet Astrix :
- Développement du code VHDL de traitement du signal du Gyro (fondu dans un ASIC spatialisé)
- Test, Simulation, Process de Vérification & Validation des performances des senseurs, en partenariat avec les équipes Electroniques et Système d'EADS Astrium
- Procédure de Validation juqu'au Go ASIC par Astrium
- Documentations Associées
IXSEA
- Stagiaire R&D
2002 - 2002Localisation :
Marly Le Roi (78)
Cadre :
Projet et Stage de Fin d'étude (6 mois)
Réalisation :
Dans le cadre de la Spatialisation de la technologie de Gyroscope à Fibre Optique, j'ai été chargé de débuter la partie Etude et Développement en VHDL du cœur numérique du capteur.
Cela était constitué entre autres des phases de :
- Codage/Développement/Améliorations/Qualification des fonctions numériques dans l’optique de supporter les spécifications du futur projet et les contraintes de l’environnement spatial.
- Document de Synthèse et Planification
THALES COMMUNICATION
- Stagiaire Ingénieur R&D Numérique
Courbevoie2001 - 2001Localisation :
Site de Cholet (49) - Laboratoire R&D Numérique Chiffrement
Cadre :
Stage de deuxième année d'école d'Ingénieur (3 mois)
Objectifs :
Dans le cadre des activités de sécurisation et chiffrement des artères Telecom Haut-Débit, on cherche à interfacer une artère telecom haut-débit SONET/SDH avec une terminaison locale en vue de chiffrement de son contenu.La conception de ce composant de terminaison SDH/TelecomBus nécessite entre autres un simulateur de trame SDH.
Réalisations :
- Etude de la Hiérarchie Numérique Synchrone (SDH).
- Etude de l'Etat de l'Art des différentes variantes du bus TelecomBus
- Rédaction d'un document de synthèse fonctionnelle des signaux normalisés TelecomBus et d'entêtes SDH
- Spécification détaillée du simulateur SDH et du modèle de composant SDH
2000 - 2000Lieu :
Site de Réault - Villaroche (77) - Laboratoire R&D Calculateurs Moteurs
Cadre :
Stage de troisième année d'IUP (5 mois)
Objectifs :
Hispano-Suiza conçoît et produit des équipements et systèmes de régulation pour l'aéronautique (avions/hélicoptères civils, militaires, ...).
Dans le cadre des activités de validation des logiciels embarqués dans les calculateurs du moteur M88-2 (Avion Rafale), j'ai réalisé le remplacement d'une baie d'interface modélisant les comportement du moteur.
J'ai développé cette nouvelle baie d'interface autour du système temps réel dSpace, de son environnement de développement logiciel et des outils Matlab-Simulink pour la modélisation des asservissements et des consignes.
Activités :
- Etude de la baie d'interface existante et des solutions logicielles et matérielles dSpace
- Réalisation d’un document interne de présentation de dSpace
- Sélection du système, Design & Approvisionnement
- Conception & Réalisation des parties logicielles de Contrôle/Commande, d'IHM et des modèles sous Matlab/Simulink
- Tests, Validation & Présentation Interne du travail réalisé
- Documentation Associée
