Menu

Olivier VALLESPIN

VENCE

En résumé

Je dispose des compétences suivantes:
- Gestion de Projet ASIC (planning, ressources)
- Connaissance des normes DVB-CI, CI+, M/S-Card
- Définition d’architectures systèmes au niveau ASIC, SoC et plateforme optimisées pour les systèmes temps réel
- Définition d’architectures sécurisées pour le marché de la TV Numérique payante
- Etude de faisabilité système des requêtes marketing (Proof of Concept - PoC)
- Analyses et suivi des requêtes marketing, support clients avant et après-vente
- Design & Intégration système
- Responsable de la compatibilité SW sur les plateformes HW
- Optimisation SW de drivers bas niveau
- Expert VHDL/RTL
- Expert définition architecture Low Power

Mes compétences :
Architect
Architecte
Architecte Système
ASIC
Chef de projet
Leader
Leader Technique
RTL
Sécurité
Technical leader
Technique
TV numérique
VHDL

Entreprises

  • Neotion - ASIC System Architect

    2012 - maintenant

  • SmarDTV - System Architect - ASIC Definition

    2009 - 2012 Mission
    - Responsable de la définition de l’architecture système des produits ASIC SmarDTV (Conditional Access Module - CAM) nouvelle génération.
    - Responsable de la faisabilité de l’intégration d’applications de Home Networking (DLNA, MPEG4 to MPEG2, Network Recording).
    - Responsable de la faisabilité de l’intégration des produits ASIC SDTV au sein de nouveau form-factor.
    - Rédaction de documents d’architecture (benchmark et choix du processeur, tailles de caches, choix des interfaces et des mémoires).
    - Estimation du nombre de PADs et du gates count en vue de définir le coût du produit.
    - Estimation de performance et de consommation de la solution complète des différents modes d’utilisation du produit.

    Réalisations
    - Gestion d’équipes de développement design et de vérification ASIC en Suisse et en France.
    - Rédaction de documents d’architecture destinés aux équipes design ASIC et de documents systèmes destinés aux équipes softwares.
    - Revue des documents d’intégration des équipes design.
    - Définition des plans de test de vérification et de validation.
    - Vérification : portage ASIC sur FPGA et développement des drivers SW bas niveau.
    - Validation silicium.
    - Optimisation SW (performances, consommation).
    - Mise en place d’un outil d’estimation de performance.

  • Texas Instruments - ASIC Digital Hardware Power Architect Lead

    Villeneuve-Loubet 2006 - 2009 Mission
    - Responsable de la définition de l’architecture des circuits intégrés Texas Instruments orientée modem (2G, 3G) et multimédia (fréquences ARM, DSP et IP's, nombre de DPLL, répartition des LDO's et SMPS's, taille mémoires RAM et cache, répartition des IP's sur les bus de communication).
    - Responsable de la compatibilité entre le software bas niveau et les plateformes hardware pour garantir le cahier des charges du client.
    - Rédaction des documents d’architecture destinés aux équipes d’intégration, des documents d’estimation, de performances destinées aux équipes de validation et des documents systèmes destinés aux équipes softwares.

    Réalisations
    - Responsable de l’intégration d’un noyau hardware modem au sein d’une plateforme multimédia.
    - Gestion de la communication avec Motorola sur la définition et le développement de leur 1ère plateforme 3G.
    - Définition des plans de test de vérification et de validation.
    - Modélisation et estimation de consommation système des applications modem et multimédia.
    - Définition et optimisation de la couche software contrôlant la gestion temps réel des drivers modem bas niveau.
    - Support hardware et software auprès des clients.


    Mission
    - Responsable du développement hardware d’un système permettant le fonctionnement de modem nouvelle génération sans horloge lente (32KHz).

    Réalisation
    - Définition de l’architecture du système.
    - Responsable d’une équipe de 4 personnes (design + vérification) en Inde pour le développement HW.
    - Responsable du planning et de la gestion des ressources.
    - Rédaction des documents destinés aux équipes SW, design HW et Vérification.


    Mission
    - Mise en place d’un protocole d’analyse de consommation pour tester les mécanismes de contrôle hardware et software de l’alimentation afin de corréler dès la réception des 1ères puces, les estimations et les performances aux mesures en laboratoire.

    Réalisations
    - Coordination des réunions entre les différentes équipes hardware et software dans le but de définir des tests permettant une couverture complète des mécanismes.
    - Nouveau protocole intégré dans le protocole général de vérification et de validation Texas Instruments.
    - Création de nouveaux postes en vérification RTL et validation silicium entièrement dédiés à la création de ces nouveaux tests.

  • Texas Instruments - ASIC Designer

    Villeneuve-Loubet 2001 - 2006 - Définition, design et intégration de module permettant le contrôle de l’activité GSM pour les produits Modem de Texas Instruments

Formations

  • Ecole Polytechnique Universitaire De Montpellier (Ex-ISIM) (Montpellier)

    Montpellier 1997 - 2001 Micro Electronique

Réseau

Annuaire des membres :