Stéphane LAURENT

En résumé

Entreprises

• Safran Electronics & Defense - Ingénieur développement FPGA

  PARIS 2016 - maintenant

• ADENEO - Ingénieur FPGA

  2012 - 2016 * Responsable technique ( Définition de jalon, gestion planning et management d'une personne) + conception et vérification d'un FPGA cyclone V avec un HPS pour la société Chauvin Arnoux.
  * Création de la vérification virtuelle et des documents de vérification d'un FPGA pour la société ALSTOM dans un contexte CEI 62566 C2.
  * Conception d'un FPGA simulant une roue d'un sous-marin pour la société AREVA avec interface USB et développement d'une IHM Labview.
  * Vérification virtuelle d'un FPGA pour la société SAFT dans un contexte DO254 DAL A.
  * Vérification physique d'un FPGA Bridge Generic dans un contexte DO254 DAL A pour
  SAGEM avec participation aux AUDIT SOI 2 et 3 EASA (Silvercrest / Airbus) et AUDIT SOI 3 FAA (Learjet).
  Responsable technique de cette vérification avec gestion d'une équipe de 4.
  * Conception d'un FPGA d'interface Video Cameralink pour SAGEM intégrant du flux
  Cameralink et des interfaces mémoires QSPI.

• THALES Avionics - Stage

  2012 - 2012 * Réalisation d'un contrôleur d'accès mémoires en VHDL sur un FPGA Altera Stritix IV.

• Virgin Megastore - Vendeur Multimédia

  2007 - 2012

Formations

• Université Pierre Et Marie Curie Paris 6 (UPMC)

  Paris 2010 - 2012 Master
  
  spécialité Systèmes Électroniques et Systèmes Informatiques
  - Réalisation d'un chat client-server en C durant un projet. ;
  - Réalisation d'un navigateur web en C# durant un projet. ;
  - Réalisation d'une application mobile en Java embarqué durant un projet.

• Université Pierre Et Marie Curie Paris 6 (UPMC)

  Paris 2006 - 2010 Licence

Réseau

• Alexandre SAVALLI

• Audrey GESRET

• Boris PLOUJOUX

• Frederic BARBET

• Guillaume ULRICH

• Jérôme MAILLARD

• Nicolas BRUNELLE

• Roxane METAIS

• Thierry FARRUGIA

• Thomas GENELOT