ST Microelectronics
- Product/Test Engineer
2010 - 2015
Responsable et coordinations des activités d'ingénieries pour un produit dédié à la TV-3D:
-définition des tests à mettre en place pour garantir la fonctionnalité du produit;
-définition du hardware nécessaire au test du produit: définition des cartes à pointes (EWS),des loadboards (FT), et des ressources testeurs.
-développement des séquences de tests, en collaboration avec les ingénieurs DFT localisés à Bangalore (Inde), Toronto (Canada), Santa Clara (US) ;
-participation à des activités de qualité (QA);
-caractérisation du produit;
-participation aux réunions regroupant les différentes équipes du projet (marketing, validation, DFT, Test, Board, planning)
-rédaction de livrables;
-transfert des programmes de test vers les sites de production;
-suivi de la production de masse.
-analyse des données de production, optimisation des programmes de test en vue de l'amélioration des rendements et la réduction du temps de test.
************************************************************************************************************
As an ex-member of wave division, specialised in TV and DisplayPort Monitor products, I have taken the benefit of these 3 years experience to enrich my skills in test engineering by working on processors dedicated to 2D/3D TV and monitor markets.
During these years, I have been in charge of product & test engineering activities of complex SoC (cmos 55nm, up to100 sqmm) from test boards design to product industrialisation ramp-up and follow-up.
Responsible for:
- Test boards design specifications (loadboard, probecard), validation of board for quality and reliability tests;
- Test methodologies definition, tests documentation;
- Corner lot definition;
- First silicon debug;
- Test program development: test flow ordering based on coverage, tests numbering and binning, test limits from specs, ...;
- Test knowledge in digital, analog, and mixed-signal.
- Test sequences simulation;
>Digital tests development: scan, memories, high-speed interface (DDR, USB2.0, HDMI, LVDS, PCIe);
>Analog tests development: audio bloc: ADC/DAC testing (INL, DNL, offset/gain errors, linearity, monotonicity), AGC; video bloc: anti-aliasing filter, muxes, pull-up/hardclamp, bandgap...; DVB Demodulator;
- PVT Characterization: specific test program for TFM, on both EWS and FT.
- Transfer of test solutions on production area (EWS and FT);
- Follow production ramp-up, test time reduction, yield improvement;
- Test methodology improvement (C/C++ coding);
Skills:
- Daily use of V93K tester SMT 6.3.5->7.1.3; C/C++; Unix; Windows; Microsoft Office; XUtile;
- Solid understanding of electronics engineering fundamentals;
- Knowledge of Semiconductor manufacturing process;
- Able to work comfortably with lab equipment like Oscilloscopes
- Able to run simulation with Ncsim when simulation environment is setup.
- Able to work independently, and as a team member.
CEA / LETI
- Stagiaire-Ingénieur en conception numérique
GRENOBLE
2010 - 2010
Projet de Fin d'Etude dans le Laboratoire Intégration Silicium des Architectures Numériques. Travail sur un projet de recherche collaborative comprenant le CEA/LETI, le laboratoire d'Intégration du Matériau au Système (Bordeaux), et l'Institut des Nanotechnologies de Lyon.
Ce projet avait pour but de développer de nouvelles solutions technologiques et ainsi d'apporter des innovations majeures aux industriels.
Mes activités consistaient à définir une nouvelle architecture de FPGA intégrant de la logique reconfigurable réalisée à base de composants émergents, et à évaluer cette architecture en terme de performance par rapport à celles déjà existantes.
Pour se faire, j'étais en charge de la mise en place d'un flot de synthèse et de mapping d'une application sur l'architecture. Il s'agissait d'étudier et de déterminer des outils de synthèse et de mapping adaptés à notre architecture.
Il existait des flot de synthèse prenant en charge des architectures "simples", mais notre architecture apportait des modifications que ces outils ne prennaient pas en considération. J'ai donc balayé un large spectre des outils potentiellement utiles afin de pouvoir déterminer un flot de travail. J'ai travaillé sur le développement en JAVA d'un outil utilisant la théorie des graphes et permettant de faire à la fois la synthèse technologique et le mapping de l'application sur l'architecture désirée.
**************************************************************************************************************
Research on reconfigurable and programmable architecture for FPGA.
Development of synthesis logic, using existing synthesis tool and creating a new tool with recursive algorithm taking into account new parodigm of calcul.
- Software knowledge: ABC Berkeley Synthesis Tool, T-VPack, Versatile Place & Route tool (VPR), BuildGates (bgx).
