Vincent CHALENDARD

En résumé

Entreprises

• Samsung Electronics - Ingénieur senior

  Saint-Ouen Cedex 2013 - maintenant Sur le dernier processeur + modem Exynos de Samsung en 14nm :
  - Responsable du module gérant les codecs multi-format
  - Conduite des discussions sur la sécurité
  - Mise en place de la stratégie de test, son architecture, son implémentation et sa vérification

• Texas Instruments - Manager de l’équipe de conception en vue du test

  Villeneuve-Loubet 2007 - 2013 Manager des équipes de conception en vue du test de Texas Instruments France et de la division OMAP, gérant une équipe multi-site et multiculturelle (jusqu'à 36 personnes).
  Chef de projet logiciel sur l’automatisation de l’implémentation des horloges d’un circuit afin de réduire le temps de cycle et les ressources nécessaires.
  Chef de projet international sur la conception en vue du test pour TSV (Through Silicon Via), connexion électrique novatrice en 28 nm, traversant verticalement les puces et permettant d’obtenir des systèmes en 3D. La première application était l’amélioration de la bande passante des mémoires.
  Responsable de projet matériel pour la stratégie de test en technologie 45 et 28nm et du développement des modules correspondants.
  Chef de projet international sur la qualité : mise en place d’un système basé sur des questionnaires et des audits appliqué sur tous les sites.
  Architecte et responsable de la conception en vue du test de nombreux circuits (processeurs OMAP5, OMAP4, modem 3G de Motorola et le son empilement sur un processeur).
  

• Texas Instruments - Responsable de la conception en vue du test pour les processeurs OMAP

  Villeneuve-Loubet 2004 - 2007 Responsable de la conception en vue du test sur un circuit processeur + modem 3G DOCOMO ciblant le marché Wireless.
  Responsable de projet matériel pour la stratégie de test en technologie 65nm et du développement des modules correspondants.
  Responsable de la conception en vue du test sur un processeur d’application OMAP2430C ciblant le marché Wireless.
  Architecte et responsable du test de circuits en 2D (2 puces l’une sur l’autre dans le même boitier).
  Elu MGTS (Member Group Technical Staff) sur l’échelle technique de Texas Instruments.

• STMicroelectronics - Responsable de solutions de conception en vue du test

  1999 - 2004 Gestion des étapes de conception en vue du test (définition de la stratégie de test, insertion du test, génération de vecteurs et validation, diagnostique) à travers le développement d’outils internes.
  Déploiement auprès des divisions.
  Définition de la stratégie et des partenariats avec les vendeurs logiciels.
  Responsable des solutions de test de mémoires SRAM/ROM grâce à un générateur de code RTL d’auto-test: BIST (Built in Self Test).
  Président de la collaboration sur le test des mémoires entre STM, Philips et Motorola.
  Dispense d’un module sur la conception en vue du test pour un master universitaire, ainsi que de nombreuses formations aux employés de STM

• Sofradir - Scientifique du contingent (service militaire)

  Veurey Voroize 1998 - 1999 Automatisation d’un système de test pour capteur infra-rouge :
  - Conception d’une carte électronique de contrôle du banc de test grâce à des relais
  - Programmation d’un FPGA en VHDL
  

• VLSI Technologies - Stage sur la conception en vue du test appliquée à un DSP OAK

  1998 - 1998 Etude et implémentation de différentes solutions de test sur un DSP.

Formations

• ENSERG, Ecole Nationale Supérieure D'Electronique Et De Radio-Electricité De Grenoble ENSERG (Grenoble)

  Grenoble 1995 - 1998 Ingenieur

Réseau

• Alexandre SOLLAT

• Eric BADI

• Jerome OLLIER

• José LOPEZ

• Laurence LUCIDO

• Laurent VET

• Loic LECONTE

• Nicolas ROIG

• Régis ELIE

• Vincent MENGUÉ