Menu

Olivier GRY

Blagnac

En résumé

Né le 24/12/1978

Ingénieur système en électronique

Compétences techniques :
Conception et validation de cartes électroniques analogique et numérique (pour le ferroviaire, le militaire, le spatial, la métrologie industrielle et l'automobile),
Calcul et analyse pire cas / dérives des structures électroniques,
Conditionnement des interfaces en environnement perturbé,
Traitement du signal en bande de base,
Conditionnement de capteurs optiques et de diodes laser,
Sources de courant et de tension, régulation de l’alimentation.

Mes compétences :
Transport ferroviaire
Conception
Ingénierie
Electronique analogique
Automobile
Gestion de projet
MATLAB
Métrologie

Entreprises

  • Airbus Defence & Space - Ingénieur Architecte Électrique

    Blagnac 2009 - maintenant CDI (depuis octobre 2009)
    Toulouse (31)

    Architecte Électrique de l'instrument Euclid

    Ingénieur Développement & Vérification Électronique de Détection de l'instrument Astroterra (Spot 6 & Spot 7)
  • CSIE - Ingénieur électronique analogique

    2005 - 2009 CDI (décembre 2005 à septembre 2009 - 3 ans et 9 mois)
    Toulouse (31)

    Ingénieur d’études électronique analogique dans les domaines automobile, ferroviaire et militaire : conception, justification des performances et de la fiabilité, définition des plans de test, suivi des tests et validation des systèmes.


    Missions :

    ELTA (filiale de TECHNICATOME) (Toulouse (31)) :
    Durée : 19 mois
    Responsabilité technique d’un lot de cartes d’interfaces (gestion entrées / sorties) d’un projet ferroviaire (CBTC) : conception, justification et validation du système (incluant l’interfaçage avec les cartes du calculateur). Conception et justification de structures analogiques d'autres cartes du calculateur.

    CONTINENTAL CORPORATION (anciennement SIEMENS AUTOMOTIVE VDO) (Toulouse (31)) :
    Pilote électronique (projet pour PSA) :
    Durée : 14 mois
    Responsabilité électronique d'un équipement multimédia audio : conception, suivi client, suivi de l’équipe électronique, spécifications des bancs / essais, suivi fabrication prototypes et validation.

    Pilote électronique adjoint (projet pour RENAULT) :
    Durée : 10 mois
    Calcul et analyse pire cas de structures électroniques d'un calculateur d'habitacle. Spécifications des bancs et procédures de test. Interface matérielle – logicielle.

    THALES AIRBORNE SYSTEMS (Pessac (33)) :
    Durée : 2 mois
    Expertise analogique et correction de l'alimentation à découpage, tests et validation d'un système électronique mixte d'asservissement de tuyères du missile M51.
  • SAGEIS CSO - Ingénieur électronique mixte / Responsable technique électronique

    2002 - 2005 CDI (avril 2002 à décembre 2005 - 3 ans et 9 mois)
    Grenoble (38)

    Responsable technique de systèmes électroniques mixtes à très forte dominante analogique (traitement du signal analogique et numérique, asservissements et sources de courants) : spécification, conception, test et validation pour des applications de métrologie optique dans les domaines spatial et industriel.

    Suivi client.

    Collaboration pour la définition des produits et participation aux appels d'offres.

    Dans le cadre des achats : choix des fournisseurs et suivi des approvisionnements.

    Projets spatiaux :
    -> LIDAR pour l'E.S.A
    -> MOUSE II pour le CNES
    -> IASI pour SODERN / ALCATEL ALENIA SPACE
    -> DD IHOS pour ALCATEL ALENIA SPACE

    Projets industriels :
    -> Portage d'un banc de test et son testeur vers une plate-forme plus récente pour la RATP
    -> Système de mesure optique de déplacement sans contact du projet LMJ pour le CEA
  • VALEO Systèmes Electriques - Ingénieur d'application ASIC

    2001 - 2002 CDI (décembre 2001 à avril 2002 - 4 mois)
    Etaples-sur-Mer (62)

    Ingénieur électronique ASIC en charge des régulateurs (ASICs) pour toutes les gammes d’alternateurs.

    Suivi et gestion des plans de validation des régulateurs : établissement des listes de tests afin de valider les régulateurs ; validation des nouveaux designs de régulateurs ; évolution des plans de validation.

    Essais électroniques sur les alternateurs pour valider les régulateurs sur bancs et véhicules.
  • MOTOROLA - Microélectronicien analogique

    Gif sur Yvette 2001 - 2001 Stage de fin d'études (février à septembre 2001 - 6,5 mois)
    Toulouse (31)

    Introduction à la susceptibilité (CEM) au bruit induit par les trames GSM dans les circuits analogiques d’un téléphone mobile :

    Simulation de la susceptibilité de cellules analogiques : compréhension des structures des bandgaps, buffers et régulateurs ; modélisation de sources de perturbation en langage comportemental VerilogA et simulation.

    Recherche des blocs analogiques de base les plus susceptibles dans les cellules.

    Corrélation avec les mesures effectuées sur banc expérimental.

    Etude et amélioration du PSRR (Power Supply Rejection Ratio) d’un bandgap.

Formations

Réseau

Annuaire des membres :