-
IBM Research
- Senior R&D Process integration Engineer
Bois-Colombes
2015 - maintenant
New processes/modules development in Back End of Line for submicronics technologies.
-
IBM
- Senior Advisory Process Intgeration engineer
Bois-Colombes
2008 - 2015
Je remplis différentes missions au sein du JDA entre IBM et ST Microelectronics, sur les technologies dérivées AMS CMOS 45 et 32 nm, eNVM Flash 65 nm et Back End of Line FDSOI 14 nm sur tranches de 300 mm:
- Integration du module V0M1 en technologie 14 nm FDSOI ( LELE et layers memorisation technics).
- Project leader pour l'intégration back-end du niveau cuivre épais en CMOS 45 nm: création des shorts-loop back-end pour les essais lors du développement, création du flow de fabrication, démonstration des résultats de fiabilité.
- Project leader pour l'intégration du MEOL "Middel End Of Line" en technologie eNVM Flash 65 nm: définition et développement du module PMD et contact, résolution des problèmes d'intégration (aspect paramétrique et défectivité), optimisation des procédés de fabrication.
- Coordination de la définition et de la réalisation des structures de tests destinées à être embarquées sur les masques de développement en 45 et 32 nm.
-
Freescale semiconducteur
- Ingénieur Process Intégration Senior
2003 - 2007
J’ai rempli différentes missions au sein de l'Alliance Crolles2 (partenariat entre freescale, NXP et ST Microelectronics, sur les technologies CMOS avancées (120, 90, 65 et 45 nm) sur tranches de 300 mm), où j'ai eu les responsabilités suivantes:
- Intégration back-end Cuivre en CMOS 90 nm: création des shorts-loop back-end pour les essais lors du développement, création du flow de fabrication comprenant 6 niveaux d'interconnections.
- Introduction des nouveaux produits: création des produits et des flow de fabrication associés correspondant jusqu'à 9 niveaux d'interconnections.
- Définition du système permettant de gérer automatiquement les changements de produit en fonction des besoins des clients (approche MPW "Multiple Product per Wafer")
- Définition et gestion des lots d'essai et de validation des produits, ainsi que de leurs analyses.
- Communication avec les ingénieurs produits et les bussiness units.
- Responsabilité du MEOL "Middel End Of Line" en technologie CMOS 90 nm: résolution des problèmes d'intégration (aspect paramétrique et défectivité): réduction d’un facteur 3 des défauts (D0 réduit de 1.9 à 0.6), augmentation de la robustesse et optimisation du procédé de fabrication.
- Participation à des projets transverses: gestion des produits non conformes (approche 6 sigma).
- Leader de task force pour résoudre des problèmes en situation de crise (arrêt de la ligne de fabrication, perte de rendement).
-
Freescale semiconducteur
- Ingénieur en Transfert de Technologie et en Intégration
2001 - 2003
J'ai participé au démarrage d'une nouvelle usine de fabrication de semi-conducteurs pour Motorola en République Populaire de Chine.
Cette mission a tout d’abord débuté par un séjour de 3 mois aux Etats afin de rencontrer l’équipe de développement.
Aux cours de ces trois années, mes différents missions m'ont amené à:
- Gérer le démarrage de la nouvelle usine: compilation des recettes de fabrication, debug des systèmes, gestion du 1er lot produit sur cette nouvelle ligne: 95% des paramètres étaient matchés et le rendement du lot était dans la moyenne du produit dans les autres wafers fabs.
- Coacher et mentorer les jeunes ingénieurs chinois: formation aux outils statistiques, formation aux risques des changements
- Définir et implémenter les systèmes administratifs permettant de gérer les changements de procédés temporaires (sur les lots): 2000 changements temporaires sans erreurs ou problèmes d'application.
- Siéger aux comité de validation des changements définitifs (sur les flow de fabrication): aucun changement définitif mis en stand-by pour des problèmes non anticipés.
- Coordonner les changements entre le wafer fab d'origine et la nouvelle usine.
- Coordonner les qualifications produits: approche projet avec des équipes internationales multiculturelles (USA/FRANCE/ASIE).
- Coordonner la préparation de la certificationQS9000 de la nouvelle usine : responsable du sous-système gestion des produits non-conformes : pas de non-conformité lors de l’audit.
- Développer un training (5 x 2h) sur la technologie implémentée dans la nouvelle usine: 35 ingénieurs de formés, 30h de formations dispensées.
- Implémentation d'outils statistiques avec sortie web afin d’avoir un reporting automatique et une détection des dérives du procédé).
-
Motorola
- Ingénieur Device
Gif sur Yvette
1997 - 2000
En tant qu’ Ingénieur Device Senior, j'ai travaillé sur une ligne de fabrication de puces électroniques, dans le domaine de ’’l'Analog Power".
Ma fonction était de m'assurer que les produits étaient livrés aux clients selon les spécifications définies et au coût minimum.
Mes responsabilités couvraient:
* L'introduction des nouveaux produits, en collaboration avec les communautés des designers et des ingénieurs produits.
* L'aspect économique, c'est à dire l'amélioration des rendements.J'avais la responsabilité de la stratégie suivie depuis les caractérisations électriques, les analyses de défaillances jusqu'à l'implémentation des actions correctrices et leur validation. Ces actions se répartissant essentiellement entre les ajustements de design, l'amélioration des paramètres du procédé et la réduction des défauts.
* Les différents types de produits dont j'étais responsable étaient des produits destinés aux applications automobiles. Leurs volumes ont représenté jusqu'à 50% du volume total (8000 wafers par semaine), ce qui correspond à un montant de l'ordre de 1.5M$ par semaine.
-
Motorola
- Ingénieur Qualité
Gif sur Yvette
1994 - 1997
Ingénieur Qualité en charge de l'assurance qualité de plusieurs zones de fabrication et de test de puces électroniques, j'assumais les responsabilités suivantes :
* Gestion du contrôle Qualité en ligne: management d'un groupe de 10 opérateurs. Les contrôles couvraient la vérification des instruments de mesure (gage capabilité), le contrôle visuel par échantillonnage des puces avant leur expédition,
* Responsable Qualité sur le site d'un sous-traitant en Europe de l'Est (République Tchèque) dans le cadre de la préparation à un audit du système qualité: résultat de 71/100, "Most of QSR Quality terms".
* La préparation aux visites clients et audits. (Normes ISO9000, QSR, QS9000).
* L’implémentation, l’améliorations de processus tels que la mise à jour des spécifications de travail (temps de cycle amélioré de 20%), la gestion du produit non conforme, la gestion des changements intégrée à l’outil de gestion de production.
* La formation et l’encadrement de 2 opérateurs aux audits qualité internes.
* Utilisation des outils Qualité: auditeur interne, méthode de résolution des problèmes 8D (Ford TOPS), 5WHYs, PDCA, Diagramme cause effet (ISAKAWA), AMDEC/FMEA, MSP/SPC (formateur SPC),
