Ludovic ODDOS

En résumé

Entreprises

• Esterel technologies - Ingénieur Support

  ELANCOURT 2009 - maintenant Environnement : Support des clients des produits SCADE Suite et SCADE Display.
  
  Objectif : Détecter et résoudre les problèmes que pose l'utilisation du produit ou d'une solution technique aux clients.
  
  Réalisations :
  - Réponse aux requêtes techniques et méthodologiques des clients, FAE ou consultants
  - Participation à l'évolution et à la validation fonctionnelle des nouvelles versions
  - Participation aux réunions de maintenance produit
  - Rédaction des notes techniques ou des FAQs pour enrichir et partager la base de connaissance.
  - Développement SCADE Suite/Display de widgets intéractifs pour nos produits.
  
  Environnement technique : SCADE Suite, SCADE Display, Traçabilité (Requierement Management gateway, Reqtify), DO-178B, IEC 61508, EN 50128, Modélisation, Logiciel embarqué, C/C++.

• Texas Instrument - Admin database DFT

  Colombes 2007 - 2008 Ingénieur consultant Esterel Technologies EDA au sein de la société Texas Instrument, Villeneuve-Loubet.
  
  Environnement : Développement d’un un processeur mobile (OMAP2430C, N3G2, eCosto, W3G, Attila, Sacramento).
  
  Objectif : Administrer la database DFT et les environnements de simulation RTL et Gate.
  
  Réalisations :
  - Mise en place et maintien des environnements RTL et Gate pour la DFT.
  - Installation et compilation des librairies et du testbench.
  - Vérification de la qualité des delivery Gate.
  - Support des utilisateurs.
  
  Objectif : Evaluation de la plateforme Palladium.
  
  Réalisations :
  - Etude de la plateforme Palladium de Cadence (émulation/accélération).
  - Etude des possibilités à travers les utilisations faites par les équipes de Dallas et d'Inde.
  - Evaluation des gains et des couts.
  
  Objectif : GLS benchmark.
  
  Réalisations :
  - Benchmark entre Modelsim et VCS pour les simulations GLS (Gate Level Simulation).
  - Travail effectué en collaboration avec l'équipe EDA et les CAD vendeurs (Mentor, Synopsys).
  - Choix du meilleur simulateur pour les nouveaux projets.
  
  Objectif : Développement de Test de Production (TDL)
  
  Réalisations :
  - Portage de Tests de Production.
  - Développement de TDLs fonctionnels.
  - Mise à jour du flot de générations de TDLs.
  
  Environnement technique: RTL/GATE simulation, Modelsim, VCS, perl scripting, Design For Test Background.

• Texas Instrument - Ingénieur vérification

  Colombes 2005 - 2009 Ingénieur consultant Esterel Technologies EDA au sein de la société Texas Instrument
  
  
  Environnement : Développement d’un un processeur mobile (OMAP2430C, N3G2, eCosto, W3G, Attila, Sacramento).
  
  Objectif : Vérification fonctionnelle de modules dédiés à la DFT.
  
  Réalisations :
  - Elaboration du plan de vérification et de tests.
  - Création et maintien de l'environnement de vérification, sous Specman, en langage ‘e’.
  - Ecriture des tests, des checkers, du scoreboard, du functional coverage, sous Specman, en langage ‘e’.
  - Simulation, code coverage et debug avec Modelsim.
  - Implémentation d'eVC (ex : OCP eVC), et création d'eVC dédié à la DFT (ex : 1500 eVC).
  
  Objectif : Evaluation de la méthodologie VMM/SystemVerilog et vérification du module bridge 1500 to OCP.
  
  Réalisations :
  - Création de l'environnement de vérification en SystemVerilog en utilisant la méthodologie VMM.
  - Implémentation de l'OCP VIP.
  - Ecriture des tests, des checkers, du scoreboard, du functional coverage en SystemVerilog.
  - Simulation, code coverage et debug avec VCS.
  - Présentation à l'équipe de mes conclusions techniques sur la méthodologie, le langage et le développement.
  
  Environnement technique: Specman, VMM, SytemVerilog, RTL/GATE simulation (Modelsim Questa, VCS), clearcase, VHDL, verilog, Design For Test Background.

• STMicroelectronics - Ingénieur vérification

  2004 - 2004 Stage ingénieur, STMicroelectronics
  
  Environnement : Développement d’un environnement de validation d’une macro-cellule
  
  Objectif : Validation d’une macro-cellule
  Réalisations :
  - Elaboration de la revue de test.
  - Création du testbench en VHDL.
  - Driving, monitoring des stimuli avec Specman.
  - Modélisation du dataflow en langage ‘e’.
  - Codage des règles et implémentation de checkers.
  - Code coverage et functional coverage. - Création de scoreboard.
  - Mise en place d’assertions en PSL/Sugar - Debug.
  
  Environnement technique : RTL simulation, Specman, NCsim, PSL/Sugar, VHDL.

Formations

• Université Bordeaux 1 Sciences Et Technologies DESS SPIA

  Bordeaux 1998 - 2004 Microélectronique

Réseau

• Amandine ROY

• Benjamin DESCORPS

• Gérard MORIN

• Gottlieb JULIE

• Julien LOYER

• Mathieu POIRIER

• Sandra GARANDEL (BURET)

• Sébastien MEUNIER

• Théo DELTORT