Menu

Olivier CORVOISIER

SCHILTIGHEIM

En résumé

Mes compétences :
ASIC
Perl
Verilog
VHDL


Le résumé de ce profil est encore très bref.

Vous pouvez aider Olivier à mieux valoriser son parcours en lui suggérant d'ajouter quelques détails supplémentaires.



Vous pouvez lui suggérer d'en écrire plus en lui envoyant un message. Pour cela ajoutez d'abord Olivier à vos contacts.

Entreprises

  • BULL SAS - Ingénieur Hardware

    SCHILTIGHEIM 2008 - maintenant Conception de blocs en verilog dédiés à un ASIC de plusieurs million de transistors.
  • ELSYS DESIGN - Ingénieur design logique

    Cachan 2006 - 2008 Design de fonction logique en Verilog ou en VHDL pour des applications diverses comme la téléphonie mobile, le domaine spacial et le domaine des serveurs.

    J'ai réalisé trois missions distinctes chez des clients en tant qu'intervenant extérieur:
    - NXP (Philips Suresnes)
    - ASTRIUM EADS (Vélizy)
    - BULL SAS (Clayes sous bois)
  • TAK IMAGING - Ingénieur Hardware (design logique)

    2001 - 2006 Conception d'IP en VHDL dédié au monde de l'impression (Imprimante laser et imprimante pour les tirages de photo personelle au format 10x15).
    Ces IP étaient intégrées au sein d'ASIC.
    J'ai travaillé sur le design et l'intégration d'IP externe concernant deux ASICs.

Formations

Réseau

Annuaire des membres :